PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-159961

(43)Date of publication of application: 02.07.1988

(51)Int.Cl.

GO6F 13/28

GO6F 15/64

(21)Application number: 61-309414

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

24.12.1986


(72)Inventor: MORI JUNJI

(54) TRANSFER CONTROLLER FOR DIRECT MEMORY ACCESS

(57)Abstract:

PURPOSE: To realize the batch transfer of 2-dimensional area data in the form of one area data by adding a constant to the contents of an address pointer for each end of transfer of data equivalent to one line and therefore eliminating the need for a resetting task of a transfer parameter.

CONSTITUTION: A transfer parameter is set just in a single time at first by a host CPU and a direct memory access DMA control part 3 is started. Then the transfer of data is started from the head address of the 2-dimensional area data and an address pointer 4 is increased one by one for designation of addresses until the transfer of data equivalent to one line is ended. Then a constant K (equivalent to the number of words set between the end of a line and the start of the next line) is added to the contents of the pointer 4 for each end of transfer of data equivalent to one line The DMA transfer is ended with the end of the transfer of data to the final line. Thus the 2-dimensional area data can be transferred by an amount equal to one area with a transfer parameter set just in a single time.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 昭63 - 159961

@Int.Cl.4	識別記号	庁内整理番号		43公開	昭和63年(19	88)7月2日
G 06 F 13/28	3 1 0	Y - 7737 - 5B F - 7737 - 5B				
15/64	450	8419-5B	審査請求	未請求	発明の数 1	(全5頁)

9発明の名称 ダイレクトメモリアクセス転送制御装置

②特 願 昭61-309414

20出 願 昭61(1986)12月24日

砂発 明 者 森 順 治 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

①出 願 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

邓代 理 人 弁理士 鈴江 武彦 外2名

明細 警

1. 発明の名称

ダイレクトメモリアクセス転送制御装置

2. 特許請求の範囲

(I) DMA 転送を行うための転送アドレスを指定 するためのアドレスポインタと、このアドレスポ インタの内容と1または所定の定数との演算を行 うための加算器と、上記所定の定数がデータパス から与えられ、これを格納する定数レジスタと、 DMA 転送の対象となる二次元領域データの 1 ライ ン幅を表わす1ライン 観アータがアータイスから 与えられ、これを格納する1ライン幅レジスタと、 上記二次元領域データの実際に転送された横方向 の語数および縦方向の行数をそれぞれカウントす る1ラインカウンタおよび行数カウンタと、上記 各カウンタのカウント内容に応じて前記加算器の 動作を制御すると共に1ライン転送終了毎に1ラ インカウンタに1ライン幅アータをロードさせ、 前配二次元領域データを一領域データとして一括 転送するよりに飼御する DMA 制御部とを具備して

なることを特徴とするダイレクトメモリアクセス 転送制御装置。

(2) 前記加算器は加波算可能であり、伝送アドレスの走査方向に応じて加算または返算を行うように制御されることを特徴とする前記特許請求の範囲第1項配戦のメイレクトメモリアクセス転送制御袋費。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、画像処理システムなどのコンピュータシステムに使用されるダイレクトメモリアクセス(DMA) 転送制御袋艦に係り、特に画像データなどのような二次元領域データを転送する場合に使用される DMA 転送制御装置に関する。

(従来の技術)

(発明が解決しよりとする問題点)

いり問題があった。

本発明は、上記したようにDMA 転送の途中でホスト CPUによる転送パラメータの再設定を必要とするという問題点を解決すべくなされたもので、上記転送パラメータの再設定を必要としないで、二次元領域データを一領域データとして一括転送することができ、さらに二次元領域データの複数領域分を連続転送する後能を容易に付加し得るタ

などを有している。上記データパッファ 3 6 は、メモリ間転送を行なり場合に、データパス 3 6 上のリードナータを一時格納し、ライト時に配慮データをデータパス 3 6 上に送り出すものである。前記転送船数カウンタ 3 3 は、転送路数をカウントし、転送終了を検出して DMA 制御部 3 4 へ知らせるものである。

イレクトメモリアクセス転送制御袋遣を提供する ことを目的とする。

[発明の構成]

(問題点を解決するための手段)

本発明のDMA 伝送制御装置は、DMA 伝送を行 うための転送アドレスを指定するためのアドレス ポインタと、このア ドレスポインタの内容と1ま たは所定の定数との演算を行りための加算器と、 上配所定の定数がデータペスから与えられ、これ を格納する定数レジスタと、DMA転送の対象とな る二次元領域データの1ライン幅を表わす1ライ ン幅 データがデータパスか ら与えられ、これを格 約する1ライン幅レジスタと、上記二次元領域デ ータの実際に転送された横方向の語数および縦方 向の行数をそれぞれカウントする1ラインカウン タヤよび行数カウンタと、上配各カウンタのカウ ント内容に応じて前記加重器の動作を副御すると 共に1ライン転送終了毎に1ラインカウンタに1 ライン幅データをロードさせ、前配二次元領域デ ータを一領域アータとして一括転送するように制 御する DMA 制御部とを具備することを特徴とする。 (作用)

ホスト CPU により 転送パラメータの 設定がたされたのち、二次元領域データの先頭 アドレスの データからデータ 転送が開始し、1 ラインの 転送終了まではアドレスポインタが 1 つづつインクリメント (またはデクリメント)されて アドレス 相 定が行われる。1 ラインづつの 転送終了 年 に アクリスポインタの内容に 定数 (1 ラインの 終りから 次のラインの始まりまでの 語数 に 相当する 語数 に かか 算 (または 波算)され、 最終行の 転送終了に よって DMA 転送が終了する。

(実施例)

以下、図面を参照して本発明の一実施例を詳細に説明する。

第1図に示す DMA 転送制御装置は集積回路チャプ上に形成されており、1はアドレスパス、2はアータパス、3は DMA 制御部であって図示しないホスト CPU との間に DMA 要求信号線、パス権要求信号線、パスサイクル制御信号線(いずれも図示

に達する(カウント出力が 0 になる)まではカウント出力が 0 になる)までに前御し、上記1 ライン幅データに達すると上記加算器 6 に定数データ K を加算すると上記加算器 6 に定数データ K を加算するように制御し、それを加算するように制御し、その1 ラインをカウントし、行数カウンタ 9 をデクリメントし、行数カウンタ 9 をデクリメントし、行数カウンタ 9 をが行数データに達力る(カウント出が 0 になる)と 医送終了信号を生成する機能を有している。1 0 はデータバッファである。

なお、前記アドレスポインタイと定数レジスタ 5とはそれぞれ複数個あり、ソース用とディステ ィネーション用とのチャネル区分を有する。

次に、上記 DMA 伝送制御装置の動作を説明する。 敷初にホスト CPU により伝送 イラメータの 設定が 一回だけ行われる。即ち、伝送アドレスの初期値 データ、定数アータ K、 1 ライン幅アータ、行数 アータがそれぞれ設定される。この後、 DMA 制御 部 3 が起動されて DMA 伝送制御が行われる。即ち、 せず)が接続されており、伝送アータのリード/ ライトを制御するものである。 4 はデータパス2 から与えられる伝送アドレスの初期値データを格 納し、後述するように制御されて生成される伝送 アドレスデータを出力ペッファを介してアドレス に送り出すアドレスポインタ、5はアータパス1 から与えられる定数データKを格納するための足 数レジスォ、6はDMA 制御部3の制御によりアド レスポインタもの内容に1または定数レジスタ5 の内容を加算するための加算器(全加算器)であ る。1は二次元領域データの横の長さを扱わす1 ライン框データ(アータパス2から与えられる) 格納するための1ライン幅レジスタ、8は二次元 領域データの横方向の実際の転数語数をカウント する1ラインカウンタ、9は上記二次元領域デー メの経方向の転送行数を表わす行数データ(デー タパス2から与えられる)を格納し、実際の伝送 行数をカウントする行数カウンタである。前記 DMA 制御部 3 は、上記 1 ラインカウンタ 8 のカウ ント(アクリメント)の回数が1ライン幅データ

二次元領域データの先頭アドレスのデータからデータ転送が開始し、1ラインの転送終了まではアドレスポインタ(が1づつインクリメントされてアドレス指定が行われる。そして、1ラインづつの転送終了毎にアドレスポインタ(の内容により、1ラインの終りから次のラインの始まりまでの断数に相当する定数)が加算され、最終行の伝送終了によってDMA 転送が終了する。

上述したように上配実施例によれば、二次元領域アータの一領域分が転送ペラメータを一回設定するだけで可能になり、二次元領域アータをリニアアドレスアータに変換したり、その逆にリニアアレスアータを二次元領域アータに展開するととも可能になる。

なか、加算器 6 を加設算器として負の数も扱えるようにすれば、ソースアドレス領域とディスティネーション領域とが一部重なった場合でも、各領域のデータ転送のためのアドレス走査方向を適切に選択することが可能になるので正しく転送を行うことができる。

・次に、他の実施例として、一定領域の二次元領 域データの複数領域分を一回の 転送 パラメータの 設定だけで連続転送したい場合、第2図に示すよ **うにアドレスポインタチをキュー構造とし、行数** カウンタタに1領域転送終了毎に行数データを与 えるための行数レジスタ81を行数カウンタ9と プータパス~との間に設けておき、 DMA 制御部 20の機能を前述した機能の一部を変更して拡張 したものとする。即ち、アドレスポインタイとデ ータパス2 との間にアドレスポインタキュー 2 2 、を設けておき、転送パラメータの設定に際して各 転送領域の転送開始ソースアドレスと転送 開始ア ィスティネーションアドレスとを収納しておき、 また行数レジスタ21に1転送領域の転送行数を 表わす行数データを収納しておく。なお、第2図 において、第1図中と同一部分には同一符号を付 してその説明は省略する。

上記 DMA 伝送制御装置に伝送パラメータを設定してから起動させると、1 領域の DMA 伝送動作は 第1図を参照して前述したと同様に行われる。1

能になる。この場合、フォントのデータは領域の 大きさが一定であるので、領域の大きさ(縦,横 の長さ)は一番最初に設定するだけでよい。

[発明の効果]

4. 図面の簡単な説明

第1宮は本発明のDMA 転送制御装置の一実施

領域転送が終了する毎にアドレスポインタキュー22から次の転送領域の開始ソースアドレスと開始ディスティネーションアドレスとが転送領域にアドレスポインタイに観み込まれ、行数レントされる。 このような動作はアドレスポインタキュー22のデータがなくなるまで繰り返され、結局でとなる。


上述したような第2図の実施例によれば、たとりな第2図の実施例によれば、ストリング要示のためのフォントのも、カリングをである。即ち、たとリングを画像メモリに普を込む場合、たって、カリングを画像では、フォントを格的レスをは、ロスをの先頭アドレスをファンの先頭アドレスをディスをでは、カーンコンの大力を開発を起動させれば、以後にから DMA 転送制御装置を起動させれば、以後にか可ら DMA 転送制御袋 により アピに関係なくストリング 転送を行うことが可

例を示すアロック図、第2図は同じく他の実施例を示すアロック図、第3図は従来のDMA 転送制御装置を示すアロック図、第4図は第3図の装置により二次元領域データをリニアアドレスデータに展開する様子を説明するために示す図である。


1 … アドレスペス、2 … データペス、3,20 … DMA 制御部、4 … アドレスポインタ、5 … 定数レジスタ、6 … 加算器、7 … 1 ライン幅レジスタ、8 … 1 ラインカウンタ、9 … 行数カウンタ、2 1 … 行数レジスタ、2 2 … アドレスポインタキュー。

出顧人代理人 弁理士 鈴 江 武 彦


特開昭63-159961(5)




第 1 図



第 2 図



.第 3 🖾



第 4 図